| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | ALUTop.fir | 4106 | logplain |
| -rw-r--r-- | BundleWire.fir | 459 | logplain |
| -rw-r--r-- | ComplexAssign.fir | 446 | logplain |
| -rw-r--r-- | Control.fir | 31086 | logplain |
| -rw-r--r-- | Core.fir | 45565 | logplain |
| -rw-r--r-- | Counter.fir | 433 | logplain |
| -rw-r--r-- | Datapath.fir | 12837 | logplain |
| -rw-r--r-- | EnableShiftRegister.fir | 523 | logplain |
| -rw-r--r-- | GCD.fir | 529 | logplain |
| -rw-r--r-- | LFSR16.fir | 584 | logplain |
| -rw-r--r-- | MemorySearch.fir | 915 | logplain |
| -rw-r--r-- | ModuleVec.fir | 725 | logplain |
| -rw-r--r-- | ModuleWire.fir | 372 | logplain |
| -rw-r--r-- | Mul.fir | 723 | logplain |
| -rw-r--r-- | Outer.fir | 433 | logplain |
| -rw-r--r-- | RegisterVecShift.fir | 746 | logplain |
| -rw-r--r-- | Risc.fir | 1496 | logplain |
| -rw-r--r-- | Rom.fir | 625 | logplain |
| -rw-r--r-- | SIntOps.fir | 1372 | logplain |
| -rw-r--r-- | Stack.fir | 990 | logplain |
| -rw-r--r-- | Tbl.fir | 408 | logplain |
| -rw-r--r-- | Tile.fir | 54382 | logplain |
| -rw-r--r-- | UIntOps.fir | 1337 | logplain |
| -rw-r--r-- | VendingMachine.fir | 941 | logplain |
 |
index : sfcX | |
| Scala FIRRTL Compiler for chiselX |
| aboutsummaryrefslogtreecommitdiff |