| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | ALUTop.fir | 4108 | logplain |
| -rw-r--r-- | BundleWire.fir | 461 | logplain |
| -rw-r--r-- | ComplexAssign.fir | 448 | logplain |
| -rw-r--r-- | Control.fir | 31088 | logplain |
| -rw-r--r-- | Core.fir | 45608 | logplain |
| -rw-r--r-- | Counter.fir | 435 | logplain |
| -rw-r--r-- | Datapath.fir | 12880 | logplain |
| -rw-r--r-- | EnableShiftRegister.fir | 525 | logplain |
| -rw-r--r-- | GCD.fir | 531 | logplain |
| -rw-r--r-- | LFSR16.fir | 586 | logplain |
| -rw-r--r-- | MemorySearch.fir | 917 | logplain |
| -rw-r--r-- | ModuleVec.fir | 727 | logplain |
| -rw-r--r-- | ModuleWire.fir | 374 | logplain |
| -rw-r--r-- | Mul.fir | 725 | logplain |
| -rw-r--r-- | Outer.fir | 435 | logplain |
| -rw-r--r-- | RegisterVecShift.fir | 748 | logplain |
| -rw-r--r-- | Risc.fir | 1500 | logplain |
| -rw-r--r-- | Rom.fir | 627 | logplain |
| -rw-r--r-- | SIntOps.fir | 1428 | logplain |
| -rw-r--r-- | Stack.fir | 993 | logplain |
| -rw-r--r-- | Tbl.fir | 411 | logplain |
| -rw-r--r-- | Tile.fir | 54427 | logplain |
| -rw-r--r-- | UIntOps.fir | 1339 | logplain |
| -rw-r--r-- | VendingMachine.fir | 943 | logplain |
 |
index : sfcX | |
| Scala FIRRTL Compiler for chiselX |
| aboutsummaryrefslogtreecommitdiff |