| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | BitsOps.scala | 832 | logplain |
| -rw-r--r-- | BundleWire.scala | 738 | logplain |
| -rw-r--r-- | ComplexAssign.scala | 1136 | logplain |
| -rw-r--r-- | Counter.scala | 971 | logplain |
| -rw-r--r-- | Decoder.scala | 397 | logplain |
| -rw-r--r-- | DirChange.scala | 398 | logplain |
| -rw-r--r-- | EnableShiftRegister.scala | 873 | logplain |
| -rw-r--r-- | GCD.scala | 699 | logplain |
| -rw-r--r-- | LFSR16.scala | 638 | logplain |
| -rw-r--r-- | MemorySearch.scala | 1140 | logplain |
| -rw-r--r-- | ModuleVec.scala | 785 | logplain |
| -rw-r--r-- | ModuleWire.scala | 582 | logplain |
| -rw-r--r-- | Mul.scala | 726 | logplain |
| -rw-r--r-- | Outer.scala | 686 | logplain |
| -rw-r--r-- | Pads.scala | 644 | logplain |
| -rw-r--r-- | RegisterVecShift.scala | 1358 | logplain |
| -rw-r--r-- | Risc.scala | 2456 | logplain |
| -rw-r--r-- | Rom.scala | 463 | logplain |
| -rw-r--r-- | SIntOps.scala | 2488 | logplain |
| -rw-r--r-- | Stack.scala | 1508 | logplain |
| -rw-r--r-- | Tbl.scala | 707 | logplain |
| -rw-r--r-- | UIntOps.scala | 2081 | logplain |
| -rw-r--r-- | VecApp.scala | 494 | logplain |
| -rw-r--r-- | VecShiftRegister.scala | 639 | logplain |
| -rw-r--r-- | VendingMachine.scala | 1322 | logplain |
| -rw-r--r-- | main.scala | 2907 | logplain |
 |
index : chiselX | |
| Chisel with SFC compatibility |
| summaryrefslogtreecommitdiff |