blob: ac3ef21e5106f955bc9af6313b2b988d06f77526 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
|
; RUN: firrtl -i %s -o %s.v -X verilog -p c 2>&1 | tee %s.out | FileCheck %s
; CHECK: Done!
circuit Top :
module Queue :
output out : {valid : UInt<1>, flip ready : UInt<1>}
out.valid <= UInt(1)
module Top :
output this : {out : {valid : UInt<1>, flip ready : UInt<1>}}
inst queue of Queue
this.out <= queue.out
wire w : { x : UInt<5>, flip y : UInt<5>}
w.x <= UInt(1)
wire a : UInt<5>
a <= UInt(1)
w.y <= a
|
