blob: 9ce51652a5f5bd1f30f3e8bee873f8f990b0d2d2 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
|
; RUN: firrtl -i %s -o %s.v -X verilog -p c 2>&1 | tee %s.out | FileCheck %s
;CHECK: Done!
circuit ComplexAssign :
module ComplexAssign :
input in : {re : UInt<10>, im : UInt<10>}
output out : {re : UInt<10>, im : UInt<10>}
input e : UInt<1>
when e :
wire T_18 : {re : UInt<10>, im : UInt<10>}
T_18 <= in
out.re <= T_18.re
out.im <= T_18.im
else :
out.re <= UInt<1>(0)
out.im <= UInt<1>(0)
|
