blob: 762619a749dae2a38c3bfebefac74558448f104e (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
|
; RUN: firrtl -i %s -o %s.flo -X flo -p c | tee %s.out | FileCheck %s
; CHECK: Expand Whens
circuit top :
module top :
input clk : Clock
input reset : UInt<1>
wire x : UInt<1>
; CHECK-NOT: wire x : UInt<1>
; CHECK: Finished Expand Whens
|