blob: 650518320998d047e56e6829653c0757e052b524 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
|
; RUN: firrtl -i %s -o %s.out -X firrtl && cat %s.out | FileCheck %s
; CHECK: Done!
circuit GCD :
module GCD :
input x : UInt<128>
input p : UInt<1>
input q : UInt<1>
input clk : Clock
wire w : UInt[3]
w is invalid
w[0] <= UInt(0)
w[1] <= UInt(0)
w[2] <= UInt(0)
|
