blob: d095732444488762a38565cc19da6edd8e7a2534 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
|
; RUN: firrtl -i %s -o %s.v -X verilog -p c 2>&1 | tee %s.out | FileCheck %s
;CHECK: Expand Whens
circuit Top :
module Top :
input p : UInt<1>
input q : UInt<1>
input clk : Clock
when p :
stop(clk,UInt(1),0)
when q :
stop(clk,UInt(1),1)
stop(clk,UInt(1),3)
;CHECK: stop(clk, and(p, UInt("h1")), 0)
;CHECK: stop(clk, and(q, UInt("h1")), 1)
;CHECK: stop(clk, UInt("h1"), 3)
;CHECK: Done!
|
