blob: 9b19caf418dae064a30befd4ed49119a195a3a08 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
|
; RUN: firrtl -i %s -o %s.v -X verilog -p c 2>&1 | tee %s.out | FileCheck %s
; CHECK: Done!
circuit Queue :
module Queue :
input in : UInt<10>
output out : UInt<10>
input clk : Clock
input reset : UInt<1>
reg r : UInt<10>,clk,reset,in
r <= in
out <= r
|
