test/features/Long.fir


1
2
3
4
5
6

; RUN: firrtl -i %s -o %s.v -X verilog -p c 2>&1 | tee %s.out | FileCheck %s
;CHECK: Done
circuit Top : 
  module Top : 
    wire a : UInt
    a <= UInt("h4261441663")