test/features/EmptyStmt.fir


1
2
3
4
5
6
7
8
9
10
11

; RUN: firrtl -i %s -o %s.v -X verilog -p c 2>&1 | tee %s.out | FileCheck %s
;CHECK: Done!
circuit Top : 
   module Top :
      skip
      when UInt(1) :
         skip
      else :
         skip
      skip