test/errors/width/UninferredWidth.fir


1
2
3
4
5
6
7
8
9
10
11
12

; RUN: firrtl -i %s -o %s.v -X verilog -p ciwTd 2>&1 | tee %s.out | FileCheck %s
; CHECK: Uninferred width.

circuit Top : 
  module Top : 
    input z : UInt