blob: 4c1409d1fe087502ebc3d66ca82dc272de301b97 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
|
; RUN: firrtl -i %s -o %s.v -X verilute -s coverage -s when-scope -p c 2>&1 | tee %s.out | FileCheck %s
; XFAIL: *
;CHECK: Verilog
circuit top :
module subtracter :
input x : UInt
input y : UInt
output q : UInt
q := subw(x, y)
module gcd :
input a : UInt<16>
input b : UInt<16>
input e : UInt<1>
input clk : Clock
input reset : UInt<1>
output z : UInt<16>
output v : UInt<1>
reg x : UInt,clk,reset
reg y : UInt,clk,reset
onreset x := UInt(0)
onreset y := UInt(42)
when gt(x, y) :
inst s of subtracter
s.x := x
s.y := y
x := s.q
else :
inst s2 of subtracter
s2.x := x
s2.y := y
y := s2.q
when e :
x := a
y := b
v := eqv(v, UInt(0))
z := x
module top :
input a : UInt<16>
input b : UInt<16>
input clk : Clock
input reset : UInt<1>
output z : UInt
inst i of gcd
i.a := a
i.b := b
i.e := UInt(1)
i.clk := clk
i.reset := reset
z := i.z
;CHECK: Done!
|
