blob: 013fd09871d345a9c826e9f262eb56ecd1d11d45 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
|
; RUN: firrtl -i %s -o %s.v -X verilog -p c | tee %s.out | FileCheck %s
;CHECK: Done!
circuit Tbl :
module Tbl :
input i : UInt<16>
input d : UInt<16>
output o : UInt<16>
input we : UInt<1>
cmem m : UInt<10>[256]
o := UInt<1>(0)
when we :
infer accessor T_13 = m[i]
node T_14 = bits(d, 9, 0)
T_13 := T_14
else :
infer accessor T_15 = m[i]
o := T_15
|
