| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | BitsOps.scala | 856 | logplain |
| -rw-r--r-- | BundleWire.scala | 762 | logplain |
| -rw-r--r-- | ComplexAssign.scala | 1122 | logplain |
| -rw-r--r-- | Counter.scala | 995 | logplain |
| -rw-r--r-- | Decoder.scala | 421 | logplain |
| -rw-r--r-- | DirChange.scala | 422 | logplain |
| -rw-r--r-- | EnableShiftRegister.scala | 897 | logplain |
| -rw-r--r-- | GCD.scala | 723 | logplain |
| -rw-r--r-- | LFSR16.scala | 662 | logplain |
| -rw-r--r-- | MemorySearch.scala | 1164 | logplain |
| -rw-r--r-- | ModuleVec.scala | 809 | logplain |
| -rw-r--r-- | ModuleWire.scala | 606 | logplain |
| -rw-r--r-- | Mul.scala | 750 | logplain |
| -rw-r--r-- | Outer.scala | 710 | logplain |
| -rw-r--r-- | Pads.scala | 668 | logplain |
| -rw-r--r-- | RegisterVecShift.scala | 1382 | logplain |
| -rw-r--r-- | Risc.scala | 2480 | logplain |
| -rw-r--r-- | Rom.scala | 487 | logplain |
| -rw-r--r-- | SIntOps.scala | 2512 | logplain |
| -rw-r--r-- | Stack.scala | 1532 | logplain |
| -rw-r--r-- | Tbl.scala | 731 | logplain |
| -rw-r--r-- | UIntOps.scala | 2105 | logplain |
| -rw-r--r-- | VecApp.scala | 518 | logplain |
| -rw-r--r-- | VecShiftRegister.scala | 663 | logplain |
| -rw-r--r-- | VendingMachine.scala | 1345 | logplain |
| -rw-r--r-- | main.scala | 2931 | logplain |
 |
index : chiselX | |
| Chisel with SFC compatibility |
| summaryrefslogtreecommitdiff |