blob: 1a6ba2e86e0c209cc949cdf5689b1a21a34b24cd (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
|
; RUN: firrtl -i %s -o %s.flo -X flo -p c | tee %s.out | FileCheck %s
; CHECK: Lower To Ground
circuit top :
module top :
wire i : UInt
wire j : { x : UInt<32>, flip y : UInt<32> }
wire k : { x : UInt<32>, y : UInt<32> }
wire a : { x : UInt<32>, flip y : UInt<32> }[2]
; CHECK: wire a_0_x : UInt<32>
; CHECK: wire a_0_y : UInt<32>
; CHECK: wire a_1_x : UInt<32>
; CHECK: wire a_1_y : UInt<32>
accessor b = a[i]
; CHECK: wire b_x : UInt<32>
; CHECK: wire b_y : UInt<32>
; CHECK: b_x := (a_0_x a_1_x)[i]
; CHECK: (a_0_y a_1_y)[i] := b_y
j := b
mem m : { x : UInt<32>, y : UInt<32> }[2]
; CHECK: mem m_x : UInt<32>[2]
; CHECK: mem m_y : UInt<32>[2]
accessor c = m[i] ; MALE
; CHECK: accessor c_x = m_x[i]
; CHECK: accessor c_y = m_y[i]
c := k
; CHECK: c_x := k_x
; CHECK: c_y := k_y
; CHECK: Finished Lower To Ground
|
