blob: aa208b011df8495df152a431546d3248f83b7c96 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
|
; RUN: firrtl -i %s -o %s.v -X verilog -p c 2>&1 | tee %s.out | FileCheck %s
; CHECK: Lower To Ground
circuit top :
module top :
input clk : Clock
wire i : UInt
wire j : { x : UInt<32>, flip y : UInt<32> }
wire k : { x : UInt<32>, y : UInt<32> }
wire a : { x : UInt<32>, flip y : UInt<32> }[2]
; CHECK: wire a{{[_$]+}}0{{[_$]+}}x : UInt<32>
; CHECK: wire a{{[_$]+}}0{{[_$]+}}y : UInt<32>
; CHECK: wire a{{[_$]+}}1{{[_$]+}}x : UInt<32>
; CHECK: wire a{{[_$]+}}1{{[_$]+}}y : UInt<32>
infer accessor b = a[i]
; CHECK: indexer b{{[_$]+}}x = (a{{[_$]+}}0{{[_$]+}}x a{{[_$]+}}1{{[_$]+}}x)[i] : UInt<32>
; CHECK: indexer (a{{[_$]+}}0{{[_$]+}}y a{{[_$]+}}1{{[_$]+}}y)[i] = b{{[_$]+}}y : UInt<32>
j := b
cmem m : { x : UInt<32>, y : UInt<32> }[2],clk
; CHECK: cmem m{{[_$]+}}x : UInt<32>[2]
; CHECK: cmem m{{[_$]+}}y : UInt<32>[2]
infer accessor c = m[i] ; MALE
; CHECK: accessor c{{[_$]+}}x = m{{[_$]+}}x[i]
; CHECK: accessor c{{[_$]+}}y = m{{[_$]+}}y[i]
c := k
; CHECK: c{{[_$]+}}x := k{{[_$]+}}x
; CHECK: c{{[_$]+}}y := k{{[_$]+}}y
; CHECK: Finished Lower To Ground
|
