blob: 0d4dc9819e246732bf2fcee6971e053e29606ce8 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
|
; RUN: firrtl -i %s -o %s.flo -x abcdefghijkl -p cTwd | tee %s.out | FileCheck %s
;CHECK: Infer Widths
circuit top :
module top :
wire e : UInt<30>
reg y : UInt
y := e
wire a : UInt<20>
wire b : UInt<10>
wire c : UInt
wire z : UInt
z := mux(c,Pad(a,?),Pad(b,?))
; CHECK: Finished Infer Widths
|
