passes « firrtl « scala « main « src - sfcX - Scala FIRRTL Compiler for chiselX

Mode	Name	Size
-rw-r--r--	CheckChirrtl.scala	5386	log plain
-rw-r--r--	CheckInitialization.scala	3045	log plain
-rw-r--r--	CheckWidths.scala	6016	log plain
-rw-r--r--	Checks.scala	28335	log plain
-rw-r--r--	CommonSubexpressionElimination.scala	1354	log plain
-rw-r--r--	ConvertFixedToSInt.scala	5385	log plain
-rw-r--r--	DeadCodeElimination.scala	1830	log plain
-rw-r--r--	ExpandWhens.scala	12041	log plain
-rw-r--r--	InferTypes.scala	4527	log plain
-rw-r--r--	InferWidths.scala	17276	log plain
-rw-r--r--	Inline.scala	9981	log plain
-rw-r--r--	LowerTypes.scala	12080	log plain
-rw-r--r--	PadWidths.scala	2240	log plain
-rw-r--r--	Passes.scala	13067	log plain
-rw-r--r--	RemoveAccesses.scala	6420	log plain
-rw-r--r--	RemoveCHIRRTL.scala	11619	log plain
-rw-r--r--	RemoveEmpty.scala	450	log plain
-rw-r--r--	RemoveValidIf.scala	1803	log plain
-rw-r--r--	ReplaceAccesses.scala	778	log plain
-rw-r--r--	Resolves.scala	5013	log plain
-rw-r--r--	SplitExpressions.scala	1920	log plain
-rw-r--r--	Uniquify.scala	14897	log plain
-rw-r--r--	VerilogModulusCleanup.scala	2542	log plain
-rw-r--r--	VerilogRename.scala	447	log plain
-rw-r--r--	ZeroWidth.scala	6738	log plain
d---------	clocklist	195	log plain
d---------	memlib	723	log plain
d---------	wiring	134	log plain