/test/passes/to-verilog/
../
gcd.fir
mem.fir
rd-mem.fir
rdwr-mem.fir
shr.fir
wr-mem.fir