/test/passes/to-verilog/
../
gcd.fir
mem.fir
shr.fir