From ba55a55ee07805d28995b535beb5a19bd4a99c5c Mon Sep 17 00:00:00 2001
From: azidar
Date: Fri, 31 Jul 2015 16:31:10 -0700
Subject: Added errors for bulk connects where field names match but
 types/flips don't

---
 test/errors/type/BulkConnect.fir | 32 ++++++++++++++++++++++++++++++++
 1 file changed, 32 insertions(+)
 create mode 100644 test/errors/type/BulkConnect.fir

(limited to 'test/errors/type')

diff --git a/test/errors/type/BulkConnect.fir b/test/errors/type/BulkConnect.fir
new file mode 100644
index 00000000..da62ef4d
--- /dev/null
+++ b/test/errors/type/BulkConnect.fir
@@ -0,0 +1,32 @@
+; RUN: firrtl -i %s -o %s.flo -X flo -p c 2>&1 | tee %s.out | FileCheck %s
+;CHECK: BulkConnect.fir@10.4: [module Top]  Type mismatch.
+;CHECK: BulkConnect.fir@14.4: [module Top]  Type mismatch.
+;CHECK: BulkConnect.fir@26.4: [module Top]  Type mismatch.
+;CHECK: BulkConnect.fir@30.4: [module Top]  Type mismatch.
+circuit Top : 
+  module Top : 
+    wire a : { w : UInt<42>}
+    wire b : { w : SInt<42>}
+    a <> b 
+
+    wire c : { w : UInt<10>}
+    wire d : { flip w : UInt<12> }
+    c <> d
+
+    wire e : { w : UInt<10>}
+    wire f : { x : UInt<12> }
+    e <> f
+
+    wire g : { w : { y : UInt<10> }}
+    wire h : { w : { x : UInt<12> }}
+    g <> h
+
+    wire i : { w : { flip y : UInt<10> }}
+    wire j : { w : { y : UInt<12> }}
+    i <> j
+
+    wire k : { w : { y : SInt<10> }}
+    wire l : { w : { y : UInt<12> }}
+    k <> l
+
+
-- 
cgit v1.2.3